十、 在原理图上标注汉字或使用国标标题栏
在原理图上放汉字,可以直接点击"Place"选乡下的"Annotation"放置汉字。 如果想要使用国标图纸做标题栏,选择"Design"下的"Template"里"Set Template File",找到国标标题栏所在的目录,打开图纸的标题栏将被切换为国标形式。
十一、 生成网络表
当我们设计好原理图,在进行了ERC电气规则检查正确无误后,就要生成网络表,为PCB布线 做准备。网表生成非常容易,只要在"Design"下选取"Create Netlist"对话框,设置为 那种格式的网络表。网表生成后,就可以进行PCB设计了。
第三章 PLD设计
Protel Advanced PLD是融合于Protel集成开发环境的一个高效、通用的可编程逻辑器件设计工具,为逻辑器件设计提供了许多方便快捷的设计手段。
Protel Advanced PLD包含三个专为PLD设计工作定制的EDA/Client服务器:文本专家─ 具有语法认识功能的文本编辑器;PLD─ 用来编译和仿真设计结果;Wave─ 用来观察 仿真波形。
具体特点如下
1、方便的文本专家和语法帮助器;
2、支持多种设计描述方法: 布尔方程式、状态机和真值表;
3、支持从原理图输入并直接编译;
4、支持从原理图输入PLD设计,并对原理图直接进行编译,生成标准的JEDEC文件;
5、与器件无关的高级CUPL硬件描述语言;
6、快速强大的编译器;
7、方便直观的仿真波形编辑器;
8、产生JEDEC工业标准的下载文件;
9、广泛的器件支持。
举例:打开"\Design Explorer 99\Examples\pld\LCD Driver.ddb "设计数据库,找到"LCD.s ch"原理图文件并打开,这张原理图显示的是"G22V10"驱动电路。选择"PLD"下的"Confi gure"菜单,我们看到"G22V10"已经被选中在目标栏中。点"OK"即可。选择"PLD"下的"C ompile",当编译完成后,我们可以选择"View Files"项检查编译结果,然后点取"Close "关闭编译对话框输出文件。
第四章 PCB设计
一、板框导航
当我们设计了原理图,生成了网表,下一步就要进行PCB设计。首先要画一个边框, 我们可以借助板框导航,来画边框。在"File"下选择"New"中的"Wizards",在选取"Prin ted Circuit Board Wizard",点击"OK"即可,按照显示对话框的每一步提示,完成板框 设计。
二、建立PCB文件
要进行PCB设计,必须有原理图,根据原理图才能画出PCB图。按照上述板框导航生成一 张"IBM XT bus format"形式的印制板边框。选择PCB设计窗口下的"Design"中的"Add/R emove Library",在对话框上选择"4 Port Serial Interface.ddb",在"\Design Explo rer 99\Examples"文件夹中选取,点取"Add",然后"OK"关闭对话框。在左侧的导航树上 ,打开"4 Port Serial Interface.prj"原理图文件,选择"Design"下的"Update PCB", 点取"Apply","Update Design"对话框被打开,点取"Execute"选项。对话框"Confirm C omponent Associations"对话框将被打开,网络连接表列出,选择应用"Apply"更新PCB 文件,由于Protel99采用同步设计,因此,不用生成网表也可以直接到PCB设计。这时, 一个新的带有网络表的PCB文件将生成。
收藏0 分享0 支持0 反对0
认识新朋友,不忘老朋友。
回复 引用
举报 返回顶部
lds
发短消息
加为好友
lds 当前在线
最后登录
2010-10-3
注册时间
2010-9-29
阅读权限
200
积分
305
精华
0
帖子
99
管理员
沙发
发表于 4 天前 |只看该作者
三、布局设计
Protel 99可以进行自动布局,也可以进行手动布局。如果进行自动布局,运行"Tools"下 面的"Auto Place",用这个命令,你需要有足够的耐心。布线的关键是布局,多数设计者 采用手动布局的形式。用鼠标选中一个元件,按住鼠标左键不放,拖住这个元件到达目 的地,放开左键,将该元件固定。Protel 99在布局方面新增加了一些技巧。新的交互式 布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件 ,然后旋转、展开和整理成组,就可以移动倒板上所需位置上了。当简易的布局完成后 ,使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。
提示:在自动选择时,使用Shift+X或Y和Ctrl+X或Y可展开和缩紧选定组件的X、Y方向。
四、布线设计
在布线之前先要设置布线方式和布线规则。Protel 99有三中布线方式:忽略障碍布线( Ignore obstacle),避免障碍布线(Avoid obstacle),推挤布线(Push obstacle)。 我们可以根据需要选用不同的布线方式,在"Tools"工具菜单下选择"Preferences"优选 项中选择不同的布线方式。也可以使用"SHIFT+R"快捷键在三种方式之间切换。
接着选择布线规则,在"Design"下选择"Rules"对话框,选择不同网络布线的线宽,布线 方式,布线的层数,安全间距,过孔大小等。
有了布线规则,就可进行自动布线或手动布线了。如果采用自动布线,选择"Auto Rout e"菜单,Protel 99支持多种布线方式,可以对全板自动布线,也可以对某个网络、某个 元件布线,也可手动布线。手动布线可以直接点击鼠标右键下拉菜单"Place track",按 鼠标左键一下确定布线的开始点,按"BACKSPACE"取消刚才画的走线,双击鼠标左键确定 这条走线,按"ESC"退出布线状态。用"Shift"加空格键可以切换布线形式,"45°""90° "弧形布线等方式之间切换。
Protel99提供了很好的在线检查工具"Online DRC"随时检查 布线错误(在工具菜单的优选项下面)。如果修改一条导线,只需重画一条线。
五、电气规则检查
当一块线路板已经设计好,我们要检查布线是否有错误,Protel99提供了很好的检查工具"DRC" 自动规则检查。只要运行"Tools"下的"Design Rlue Check",计算机会自动将检 查结果列出来。
六、信号完整性分析
当PCB设计变得更复杂,具有更高的时钟速度、更高的器件开关速度以及高密度,在设计 加工前进行信号的完整性分析变得更尤为重要。 Protel99包含一个高级的信号完整性仿真器,它能分析PCB设计和检查设计参数的功能, 测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的 )有问题,可以从PCB运行一个反射或串扰分析,以确切地查看其情况。 信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息,做为仿 真的输入。它是基于快速的反射和串扰模拟器,采用经工业证实的算法,产生非常精确 的仿真。
设置信号完整性设计规则:打开"LCD Controller.ddb"设计数据库,在"Design Explorer 99\Examples"目录下,通 过左侧的导航树,打开"LCD Controller.pcb"文件。设置信号完整性设计规则,测试的 描述。必须包含层堆栈规则。在"Tools"下选择"Preferences"对话框中的"Signal Inte grity"选项,在这个对话框中,显示了所有元件的标号所代表的元件名称。例如" R"代 表"resistors",用"Add"增加,在"Component Type"对话框上,用"R"设置"Designator Prefix",在"Component Type"中设置为"Resistor",点击"OK"加入。重复上述操作设置" C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC;J-Connector;L-i nductor",当我们设置完成时,点取"OK"退出优选项对话框。
从菜单中选择"Design\Rules",然后按下设计规则对话框中的信号完整性钮。每个规则 包含了该规则测试的描述。
一旦配置了信号完整设计规则,从菜单中选择"Tools"下的"Design Rule Check",显示设计规则检查对话框。按对话框中央的信号完整性按钮,进行信号完整性设计规则检查 。
必须包含一个层堆栈规则才能执行信号完整性分析。包含电源网络设计规则,指定每个电源网络和电压。从"Rule Classes"中选"Overshoot Falling Edge"点击"Add",在谈出对话框中选择"Fiter Kind"设为"Whole Board",并且 改变右侧"Maximum(Volts)"为"0.5",点取"OK",存入这条规则。重复刚才的步骤,设置" Undershoot-Falling Edge",两个强制信号完整性规则"Layer Stack" "Supply Nets"已经设置。
运行设计规则检查"DRC",然后在"Report"中运行"Signal Integrity",找到网络名为"FR AMA1",选重这个网络,在"Edit"中选"Take Over"从菜单中加入网络,对它进行分析。在 "Simulation"的"Reflection"菜单下可以观看波形。我们选种哪一个器件,那个器件的 曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。 如果设计不包含电源层分析将仍然执行,但是结果不能认为是准确的。 信号完整性分析器不考虑多边形敷铜。DRC测试是从所有可能输出脚对每个网络最坏情况 仿真,最坏结果就是DRC结果。 执行串扰分析至少需要从网表上确定二个网。然后指定其中一个为侵略者,或受害人。 侵略者被加入激励脉冲,受害人为接收串扰。当已经指定侵略者或受害人网络时,按Cr osstalk按钮执行仿真,结果将显示在Protel波形分析器上。可以从波形上直接执行许多测量,仅仅击一下波形右边列表上的节点,从分析菜单中选 择一个选项。如果你发现波形与设计规则检查给定的结果不匹配(例如:DRC给1.2伏特的过冲,但是波 形有小的振铃),它被大概因为用于反射分析的输出节点不是DRC报告的最坏节点。 除了执行反射和串扰分析,还可以执行一个信号完整性效果的网络筛选,例如过冲、延迟、阻抗等等。网络筛选产生类似电子表格的结果表,可以快速查出有问题的网络。 执行网络筛选,要指定许多网络(如果需要可选全部),按Net Screening按钮。当筛选结 果出现,使用工具条上按钮控制所要显示的内容(阻抗、电压等等),按下列名按结果类 型显示。
七、建立新的PCB器件封装
由于硬件厂家发展速度非常快,器件的不断更新,我们经常需要从库里增加器件封 装,或增加封装库。Protel 99提供了很好的导航器,帮助我们完成器件的添加。打开" LCD Controller.ddb"设计数据库,选中"LCD Controller.pcb"并打开。在"Design"下选 择"Make Libray",库编辑器被打开,建立一个新 5yt4w库文件"lcd controller.lib",在这个新 库文件中建立器件封装。点击左侧导航树上的"Browse PCBlib",可以浏览这个库里现有 的元件,创建一个新的元件选择"Tools"下的"New Component",弹出一个器件封装模板 ,按照提示,可以迅速生成一个我们需要的器件封装。
八、生成GERBER文件
在我们将所有设计完成之后,需要把PCB文件拿到制版厂家去做印制版。如果厂家有Protel 98 或Protel 99,可以直接导出 PCB文件给厂家。如果厂家没有这两种版本文件,需生成"GERBER"给厂家。具体操作如下:
首先我们打开一个设计好的PCB文件"Z80 Microprocessor.ddb"设计数据库中的"Z80 Pr ocessor board.pcb"文件,选择"File"主菜单下的"Setup Printer",点亮第一项"Prot el Gerber RS274" 在"Option"弹出菜单中选择建立光圈文件,点击"Aperture Library"选项,在"Apertures"对话框中选"Creater List From PCB",自动抽取光圈文件 。在"Save to APT File"中存一个文件名。返回"Setup Printer"菜单,点取"Layers"设 置输出光绘文件的层数,在所有用到的层前打对勾"√",然后选择"OK"返回打印机设置 ,按下"Print",就可生成光绘文件。
设置光圈文件。
设置光绘层数。
在Report主菜单下选择"NC Drill",运行后即可生成钻孔刀具和钻孔数据文件。 光圈文件的后缀为"*.APT",GERBER文件的后缀为"*.G*",钻孔文件的后缀为"*.DRR"和"* .TXT"。将所有文件导出到一个指定目录下,压缩后即可交给印制板厂生产。 如果我们想看生成的GERBER文件是否正确,请用导入的方法可以打开每一层文件。 设计者也可以用导入的方法查看其它低版本的文件,例如Protel 2.8格式,98格式,DOS格式等文件 。 |