Protel原理图导入PCB前怎么定义导入层的属性
绘制完成电路原理图并检查无误后，就要导入到PCB文件中进行布局走线了，这是制板的必走过程。导入PCB有2中方法，一种是原理图生成网络表文件，在通过网络表文件导入PCB中；另一种就是直接在原理图编辑创口更新到PCB文件中。打开需要导入的原理图文件，检查每个元器件封装是否已经配好，进行ERC电气检查；
命令“Design”--“Create Netist”创建网络表文件；
打开PCB文件，执行“Design”--“Load Nets...”，找到刚刚创建的网络表文件进行导入，如果所有元器件封装都无问题则会显示“All macros Validated”，那么“Execute”就可以了，否则会显示“Can not execute all netlist macros”，一定是对应的封装有问题了，需要再次检查报错的封装；
执行上个步骤后,PCB就能看到导入的封装了，剩下就是布局和走线了；
还有一种方法就是直接从原理图文件中执行“Design”--“update PCB...”也可以导入到PCB文件，但新手还是建议用网络表导入，这样方便查错。（这一步导过来的元件都是在顶层，怎么才能让它在底层呢？在原理图那边怎么设置。）
一直都是画好PCB，需要的情况下再画原理图。:lol
页:
[1]